8月13日 ，在英特爾2020年架構(gòu)日新聞發(fā)布會(huì)上，英特爾首席架構(gòu)師Raja Koduri攜手多位英特爾院士和架構(gòu)師，詳細(xì)介紹了英特爾在創(chuàng)新的六大技術(shù)支柱戰(zhàn)略所取得的進(jìn)展。英特爾推出了10納米SuperFin技術(shù)，這是該公司有史以來最為強(qiáng)大的單節(jié)點(diǎn)內(nèi)性能增強(qiáng)，帶來的性能提升可與全節(jié)點(diǎn)轉(zhuǎn)換相媲美。

該公司還公布了Willow Cove微架構(gòu)和用于移動(dòng)客戶端的Tiger Lake SoC架構(gòu)細(xì)節(jié)，并首次介紹了可實(shí)現(xiàn)全擴(kuò)展的Xe圖形架構(gòu)。這些創(chuàng)新的架構(gòu)可服務(wù)于消費(fèi)類、高性能計(jì)算以及游戲應(yīng)用市場(chǎng)�；�于英特爾的“分解設(shè)計(jì)”方式，結(jié)合先進(jìn)的封裝技術(shù)、XPU產(chǎn)品和以軟件為中心的戰(zhàn)略，英特爾的產(chǎn)品組合致力于為客戶提供領(lǐng)先的產(chǎn)品。

10nm SuperFin技術(shù)

經(jīng)過多年對(duì)FinFET晶體管技術(shù)的改進(jìn)，英特爾正在重新定義該技術(shù)，以實(shí)現(xiàn)其歷史上最強(qiáng)大的單節(jié)點(diǎn)內(nèi)性能增強(qiáng)，帶來的性能提升可與完全節(jié)點(diǎn)轉(zhuǎn)換相媲美。10nm SuperFin技術(shù)實(shí)現(xiàn)了英特爾增強(qiáng)型FinFET晶體管與Super MIM（Metal-Insulator-Metal）電容器的結(jié)合。 SuperFin技術(shù)能夠提供增強(qiáng)的外延源極/漏極、改進(jìn)的柵極工藝和額外的柵極間距，并通過以下方式實(shí)現(xiàn)更高的性能：

• 增強(qiáng)源極和漏極上晶體結(jié)構(gòu)的外延長度，從而增加應(yīng)變并減小電阻，以允許更多電流通過通道
• 改進(jìn)柵極工藝以實(shí)現(xiàn)更高的通道遷移率，從而使電荷載流子更快地移動(dòng)
• 提供額外的柵極間距選項(xiàng)可為需要最高性能的芯片功能提供更高的驅(qū)動(dòng)電流
• 使用新型薄壁阻隔將過孔電阻降低了30％，從而提升了互連性能表現(xiàn)
• 與行業(yè)標(biāo)準(zhǔn)相比，在同等的占位面積內(nèi)電容增加了5倍，從而減少了電壓下降，顯著提高了產(chǎn)品性能。 該技術(shù)由一類新型的“高K”（ Hi-K）電介質(zhì)材料實(shí)現(xiàn)，該材料可以堆疊在厚度僅為幾埃厚的超薄層中，從而形成重復(fù)的“超晶格”結(jié)構(gòu)。 這是一項(xiàng)行業(yè)內(nèi)領(lǐng)先的技術(shù)，領(lǐng)先于其他芯片制造商的現(xiàn)有能力。
• 10nm SuperFin技術(shù)將運(yùn)用于代號(hào)為“ Tiger Lake”的英特爾下一代移動(dòng)處理器中。Tiger Lake正在生產(chǎn)中，OEM的產(chǎn)品將在假日季上市。

封裝

使用“混合結(jié)合（Hybrid bonding）”技術(shù)的測(cè)試芯片已在2020年第二季度流片。當(dāng)今大多數(shù)封裝技術(shù)中使用的是傳統(tǒng)的“熱壓結(jié)合（thermocompression bonding）”技術(shù)，混合結(jié)合是這一技術(shù)的替代品。這項(xiàng)新技術(shù)能夠加速實(shí)現(xiàn)10微米及以下的凸點(diǎn)間距，提供更高的互連密度、帶寬和更低的功率。

Willow Cove和Tiger Lake CPU架構(gòu)

Willow Cove是英特爾的下一代CPU微架構(gòu)。Willow Cove基于最新的處理器技術(shù)和10nm的SuperFin技術(shù)，在Sunny Cove架構(gòu)的基礎(chǔ)上，提供超越代間CPU性能的提高，極大地提升了頻率以及功率效率。它還將重新設(shè)計(jì)的緩存架構(gòu)引入到更大的非相容1.25MB MLC中，并通過英特爾控制流強(qiáng)制技術(shù)（Control Flow Enforcement Technology）增強(qiáng)了安全性。

Tiger Lake將在關(guān)鍵計(jì)算矢量方面提供智能性能和突破性進(jìn)展。Tiger Lake是第一個(gè)SoC架構(gòu)中采用全新 Xe-LP圖形微架構(gòu)，可以對(duì)CPU、AI加速器進(jìn)行優(yōu)化，將使CPU性能得到超越一代的提升，并實(shí)現(xiàn)大規(guī)模的AI性能提升、圖形性能巨大飛躍，以及整個(gè)SoC 中一整套頂級(jí) IP，如全新集成的Thunderbolt 4。

Tiger Lake SoC架構(gòu)提供：

• 全新Willow Cove CPU核心 – 基于10nm SuperFin技術(shù)進(jìn)步，顯著提升頻率
• 新Xe圖形架構(gòu) – 具有高達(dá)96個(gè)執(zhí)行單元（EUs），每瓦性能效率顯著提高
• 電源管理 – 一致性結(jié)構(gòu)中的自主動(dòng)態(tài)電壓頻率調(diào)整（DVFS），提高了全集成電壓穩(wěn)壓器（FIVR）效率
• 結(jié)構(gòu)和內(nèi)存 – 一致性結(jié)構(gòu)帶寬增加2倍，約86GB/s內(nèi)存帶寬，經(jīng)驗(yàn)證的LP4x-4267、DDR4-3200；LP5-5400架構(gòu)功能?
• 高斯網(wǎng)絡(luò)加速器GNA 2.0專用IP，用于低功耗神經(jīng)推理計(jì)算，減輕CPU處理。運(yùn)行音頻噪音抑制工作負(fù)載情況下，采用GNA推理計(jì)算的CPU占用率比不采用GNA的CPU低20%
• IO – 集成TB4/USB4，CPU上集成PCIe Gen 4，用于低延遲、高帶寬設(shè)備對(duì)內(nèi)存的訪問
• 顯示 – 高達(dá) 64GB/s的同步傳輸帶寬用于支持多個(gè)高分辨率顯示器。到內(nèi)存的專用結(jié)構(gòu)路徑，以保持服務(wù)質(zhì)量?
• IPU6 – 多達(dá)6個(gè)傳感器，具有4K 30幀視頻、27MP像素圖像；最高4K90幀和42MP像素圖像架構(gòu)功能

混合架構(gòu)

Alder Lake是英特爾的下一代采用混合架構(gòu)的客戶端產(chǎn)品。Alder Lake將結(jié)合英特爾即將推出的兩種架構(gòu)——Golden Cove和Gracemont，并將進(jìn)行優(yōu)化，以提供出色的效能功耗比。

Xe圖形架構(gòu)

英特爾詳細(xì)介紹了經(jīng)過優(yōu)化的Xe-LP（低功耗）微架構(gòu)和軟件，可為移動(dòng)平臺(tái)提供高效的性能。 Xe-LP是英特爾針對(duì)PC和移動(dòng)計(jì)算平臺(tái)的最高效架構(gòu)，最高配置EU單元多達(dá)96組，并具有新架構(gòu)設(shè)計(jì)，包括異步計(jì)算、視圖實(shí)例化 （view instancing）、采樣器反饋（sampler feedback）、帶有AV1的更新版媒體引擎以及更新版顯示引擎等。這將使新的終端用戶功能具備即時(shí)游戲調(diào)整（Instant Game Tuning）、捕捉與流媒體及圖像銳化。在軟件優(yōu)化方面，Xe-LP將通過新的DX11路徑和優(yōu)化的編譯器對(duì)驅(qū)動(dòng)進(jìn)行改進(jìn)。

首款Xe-HP芯片已于實(shí)驗(yàn)室完成啟動(dòng)測(cè)試。 Xe-HP是業(yè)界首個(gè)多區(qū)塊（multi-tiled）、高度可擴(kuò)展的高性能架構(gòu)，可提供數(shù)據(jù)中心級(jí)、機(jī)架級(jí)媒體性能，GPU可擴(kuò)展性和AI優(yōu)化。它涵蓋了從一個(gè)區(qū)塊到兩個(gè)和四個(gè)區(qū)塊的動(dòng)態(tài)范圍的計(jì)算，其功能類似于多核GPU。在架構(gòu)日活動(dòng)中，英特爾展示了Xe-HP在單個(gè)區(qū)塊上以60 FPS的速率對(duì)10個(gè)完整的高質(zhì)量4K視頻流進(jìn)行轉(zhuǎn)碼。另一個(gè)演示還展示了Xe-HP在多個(gè)區(qū)塊上的計(jì)算可擴(kuò)展性。英特爾現(xiàn)在正在與關(guān)鍵客戶一起測(cè)試Xe-HP，并計(jì)劃通過Intel? DevCloud使開發(fā)者可以使用Xe HP。Xe HP將于明年推出。

英特爾推出了新的Xe微架構(gòu)變體——Xe-HPG，這是一種為游戲優(yōu)化的微架構(gòu)，結(jié)合了Xe-LP的良好的效能功耗比的構(gòu)建模塊，利用Xe-HP的可擴(kuò)展性對(duì)Xe-HPC進(jìn)行更強(qiáng)的配置和計(jì)算頻率的優(yōu)化。同時(shí)，Xe-HPG添加了基于GDDR6的新內(nèi)存子系統(tǒng)以提高性價(jià)比，且將具有加速的光線跟蹤支持。 Xe-HPG預(yù)計(jì)將于2021年開始發(fā)貨。

英特爾?Server GPU（SG1）是英特爾針對(duì)數(shù)據(jù)中心的首款基于Xe架構(gòu)的獨(dú)立圖形顯卡。SG1通過實(shí)現(xiàn)4個(gè)DG1的聚合，可以很小的尺寸將性能提升至數(shù)據(jù)中心級(jí)別，以實(shí)現(xiàn)低延遲、高密度的安卓云游戲和視頻流。 SG1將很快投產(chǎn)，并于今年晚些時(shí)候發(fā)貨。

英特爾首款基于Xe架構(gòu)的獨(dú)立圖形顯卡DG1已投產(chǎn)，并有望按計(jì)劃于2020年開始交付。DG1現(xiàn)在可在英特爾?DevCloud上供早期訪問用戶使用。正如在CES上披露的那樣，DG1是英特爾首款基于Xe-LP微架構(gòu)針對(duì)PC的獨(dú)立圖形顯卡。

英特爾?顯卡指揮中心（IGCC）引入了新功能，包括即時(shí)游戲調(diào)整和游戲銳化。

• 即時(shí)游戲調(diào)整是一個(gè)專用于游戲的驅(qū)動(dòng)，可以比以前更快地推送修復(fù)和優(yōu)化給最終用戶，而且不需要下載和安裝完整的驅(qū)動(dòng)程序。它只需要用戶在每個(gè)游戲選擇加入一次即可。
• 游戲銳化使用感知自適應(yīng)銳化，一種基于計(jì)算著色器的自適應(yīng)銳化算法提高游戲中的圖像清晰度。此功能對(duì)于使用分辨率縮放以平衡性能和圖像質(zhì)量的游戲尤其有用，并且是IGCC中的一項(xiàng)可選功能。

數(shù)據(jù)中心架構(gòu)

Ice Lake是首款基于10nm的英特爾至強(qiáng)可擴(kuò)展處理器，預(yù)期將于2020年底推出。Ice Lake產(chǎn)品將在跨工作負(fù)載的吞吐量和響應(yīng)能力方面提供強(qiáng)勁性能。它將帶來一系列技術(shù)，包括全內(nèi)存加密、PCIe Gen 4、8個(gè)內(nèi)存通道等，以及可加快密碼運(yùn)算速度的增強(qiáng)指令集。Ice Lak系列中也會(huì)推出針對(duì)網(wǎng)絡(luò)存儲(chǔ)和物聯(lián)網(wǎng)的變體。

Sapphire Rapids是英特爾基于增強(qiáng)型SuperFin技術(shù)的下一代至強(qiáng)可擴(kuò)展處理器，將提供領(lǐng)先的行業(yè)標(biāo)準(zhǔn)技術(shù)，包括DDR5、PCIe Gen 5、Compute Express Link 1.1等。Sapphire Rapids將是美國阿貢國家實(shí)驗(yàn)室“極光”超級(jí)計(jì)算機(jī)系統(tǒng)（Aurora Exascale）中使用的CPU，它將延續(xù)英特爾的內(nèi)置人工智能加速策略，使用一種名為先進(jìn)的矩陣擴(kuò)展（AMX）的新加速器。Sapphire Rapids預(yù)計(jì)將于2021年下半年開始首批生產(chǎn)發(fā)貨。

英特爾現(xiàn)在擁有世界上第一臺(tái)下一代224G-PAM4 TX收發(fā)器，展現(xiàn)了其在先進(jìn)FPGA技術(shù)上的不斷創(chuàng)新和連續(xù)三代收發(fā)器領(lǐng)域的領(lǐng)先地位。

軟件

oneAPI Gold版本將于今年晚些時(shí)候推出，為開發(fā)人員提供在標(biāo)量、矢量、距陣和空間體系結(jié)構(gòu)上保證產(chǎn)品級(jí)別的質(zhì)量和性能的解決方案。英特爾于7月發(fā)布了其第八版的oneAPI Beta，為分布式數(shù)據(jù)分析帶來了新的功能和提升，包括渲染性能、性能分析以及視頻和線程文庫。 DG1獨(dú)立GPU當(dāng)前在英特爾?DevCloud上可供部分開發(fā)人員使用，其中包含DG1文庫和工具包，來使他們能夠在擁有硬件之前就開始使用oneAPI編寫DG1相關(guān)的軟件。

此次各項(xiàng)技術(shù)創(chuàng)新揭示了英特爾“六大技術(shù)支柱”創(chuàng)新戰(zhàn)略的持續(xù)邁進(jìn)。 英特爾正充分利用其獨(dú)特的優(yōu)勢(shì)，提供標(biāo)量、矢量、矩陣和空間架構(gòu)結(jié)合的解決方案，廣泛部署于CPU、GPU、加速器和FPGA中，并由開放的、符合行業(yè)標(biāo)準(zhǔn)的編程模型oneAPI實(shí)現(xiàn)統(tǒng)一，從而簡(jiǎn)化應(yīng)用程序開發(fā)。